
为你的模型定制
0.6B → 35B+模型范围
量产芯片就是这条线的产物。同一套内核、三条路线,换一个模型、换一个功耗预算,就是另一颗芯片。
定制范围
- 模型范围
- 0.6B 到 35B 以上,语言、视觉与多模态
- 可选路线
- MaskROM 掩膜存算一体 · SRAM 存内计算 · 近存计算
- 推理内核
- FS-Fusion · FS-Attention · FS-MoE · FS-Linear
- 载体
- 燔石量产 ASIC,或把内核集成进客户自己的 SoC
- 工艺
- SMIC 28nm
- 第一步
- FPGA 评估板上跑通模型
- 封装 / 接口
- 按项目定义
- 交付
- 工程样机 → 流片 → 量产
最终规格、接口、性能目标与商务条款以项目确认资料为准。
适合谁
- 模型已定型、出货量大的整机
- 需要专属芯片的行业设备
- 有自研 SoC、要加大模型能力的团队
从一封邮件到一颗芯片
01
确认路线
目标模型、性能与功耗目标、更新频率、接口需求。第一个问题永远是:模型多久变一次。
02
FPGA 评估
在评估板上部署推理内核,跑通模型,测量精度与吞吐,形成第一台工程样机。
03
系统导入
围绕评估结果做接口、系统软件与现场验证,把样机变成产品原型。
04
ASIC 交付
模型冻结后,采用量产 ASIC,或把 IP 集成进客户自己的芯片流片。
延伸阅读
端侧推理芯片怎么选:从模型、功耗到更新方式的七个问题为设备选端侧推理芯片时,真正决定成败的不是峰值算力,而是模型是否放得下、功耗是否撑得住、模型能不能更新。本文给出七个必须先回答的问题和一张选型清单。
MaskROM 掩膜存算一体:把权重铸进硅片意味着什么MaskROM 掩膜存算一体在流片的掩膜环节把模型权重物理写入硅片通孔阵列,运行时零权重搬运。本文解释它的工作方式、为什么功耗和边际成本最低、它的限制,以及适合的产品形态。
大模型 FPGA 原型验证:从推理 IP 授权到流片的路径在流片之前用 FPGA 把大模型推理内核跑起来,能提前验证模型映射、接口与系统链路。本文说明推理 IP 授权的内容、FPGA 评估板在项目中的位置,以及从评估到 ASIC 的典型节奏。
从你的模型开始
发来目标模型、性能与功耗目标、出货量与项目节奏,我们回复路线建议与评估计划。



