数据流
适配以 DeltaNet 为代表的线性注意力与新型 RNN 演进架构。
原生支持
端侧无限长上下文的极低延迟流式处理
部署载体
ASIC 流片与 FPGA 原型部署，可结合项目进行接口与系统适配。
授权包含
推理内核 IP、FPGA 评估板、模型映射与接口适配、项目设计导入支持。
IP 支持范围、接口、资源占用、性能目标和授权方式需要结合目标器件与模型进行项目评估。
延伸阅读
什么是存算一体芯片？原理、三条技术路线与适用场景存算一体芯片把乘加运算放进存储阵列，权重不再在内存与计算单元之间搬运。本文解释它解决的问题、MaskROM / SRAM CIM / 近存计算三条路线的区别，以及各自适合的端侧场景。
端侧推理芯片怎么选：从模型、功耗到更新方式的七个问题为设备选端侧推理芯片时，真正决定成败的不是峰值算力，而是模型是否放得下、功耗是否撑得住、模型能不能更新。本文给出七个必须先回答的问题和一张选型清单。
大模型 FPGA 原型验证：从推理 IP 授权到流片的路径在流片之前用 FPGA 把大模型推理内核跑起来，能提前验证模型映射、接口与系统链路。本文说明推理 IP 授权的内容、FPGA 评估板在项目中的位置，以及从评估到 ASIC 的典型节奏。
咨询 FS-Linear 授权
告诉我们目标器件、模型与接口，我们回复 IP 支持范围与评估计划。